Architecte ASIC / SoC — Systèmes MCU I ASIC / SoC Architect — MCU-Based Systems

SPARK Microsystems recherche un(e) architecte ASIC / SoC pratique et orienté(e) système afin de définir l’architecture et la micro‑architecture de prochains ASIC basés sur MCU. Rattaché(e) au Directeur, ASIC, ce poste de leadership technique à fort impact offre une responsabilité de bout en bout, allant de la définition des exigences et de l’exploration architecturale jusqu’au support à l’implémentation, au bring‑up du silicium et à l’optimisation post‑silicium.

Dans ce rôle, vous prendrez des décisions architecturales fondamentales touchant à la performance, la consommation, la surface (PPA), la programmabilité, l’évolutivité et le délai de mise sur le marché, avec une influence directe sur le succès des produits silicium. Vous serez pleinement responsable des choix d’architecture, avec une priorité sur l’architecture ASIC / SoC basée sur MCU, la conception basse consommation, ainsi que la définition des mémoires et des interconnexions.

Vous définirez l’orientation technique du système en matière de performance, d’efficacité énergétique, de surface, de débogabilité, d’intégration firmware et de maîtrise des risques d’exécution. Le profil idéal combine une expertise approfondie en architecture embarquée avec un solide sens du silicium, et est à l’aise aussi bien au tableau blanc que dans les spécifications techniques et en laboratoire.

Vos responsabilités:

Définition de l’architecture et du système

Traduire les exigences produit en spécifications claires et exécutables d’architecture et de micro‑architecture.

Définir l’architecture SoC de haut niveau : cœurs MCU, hiérarchie mémoire (SRAM / Flash), DMA, structure d’interruptions, architecture d’horloge et de reset, interconnexions de bus (AMBA AHB/APB/AXI) et sous‑systèmes de périphériques (QSPI, USB, I2C, I2S, minuteries, etc.).

Définir les plans mémoire, les registres, l’allocation des adresses, la visibilité debug et les mécanismes d’observabilité.

Développer, lorsque requis, des modèles ou simulations architecturales pour évaluer la performance et réduire les risques.

PPA, horlogerie et basse consommation

Piloter les études de compromis architecturaux afin d’optimiser performance, consommation, surface, risque et calendrier.

Définir les stratégies d’horloge : clock gating, topologie de reset, domaines d’horloge et de puissance.

Concevoir des architectures basse consommation couvrant les états de veille, la rétention, le réveil et la gestion énergétique au niveau système.

Veiller à l’alignement de l’architecture avec les contraintes de nœud technologique, les limites des IP et les flots d’implémentation.

Exécution et leadership transversal

Évaluer, sélectionner et intégrer des IP tierces répondant aux exigences système.

Collaborer étroitement avec les équipes firmware pour définir la répartition matériel/logiciel, les séquences de boot, les hypothèses de drivers et la stratégie de bring‑up.

Définir les intentions de test, les cas d’usage clés et les exigences de debug pour la vérification et la validation post‑silicium.

Animer les revues d’architecture et assurer le leadership technique auprès des équipes de conception, vérification, implémentation, bring‑up et validation en laboratoire.

À quoi ressemble le succès

Une architecture claire et évolutive répondant aux objectifs produit et exécutable avec un haut degré de confiance.

Des compromis clés (PPA, horloges, mémoire, basse consommation) résolus suffisamment tôt pour limiter les risques en aval.

Un contrat matériel/logiciel robuste permettant un bring‑up efficace et une validation fiable du silicium.

Profil recherché

• MSc ou PhD en génie électrique, génie informatique ou domaine connexe (ou expérience industrielle équivalente).
• 10+ ans d’expérience en architecture et conception d’ASIC ou SoC basés sur MCU, avec des réalisations menées jusqu’à la production.
• Expertise approfondie des architectures Arm Cortex‑M, protocoles AMBA (AHB, APB, AXI), sous‑systèmes mémoire, interruptions, DMA et intégration de périphériques embarqués.
• Solide expérience en micro‑architecture : définition des datapaths, pipelines, logique de contrôle, clock gating, power gating et techniques basse consommation.
• Capacité éprouvée à piloter des compromis architecturaux pragmatiques, basés sur les principes fondamentaux.
• Familiarité pratique avec les flots de conception numérique Synopsys.
• Excellentes aptitudes en communication, documentation et leadership transversal.
• Expérience avec des nœuds technologiques avancés (ex. 22 nm) fortement appréciée.

Atouts supplémentaires

Expérience en gestion de l’alimentation sur puce (LDO, convertisseurs DC/DC, architecture énergétique système).

Expérience en support de bring‑up silicium, debug en laboratoire et optimisation post‑silicium.

***************

SPARK Microsystems is seeking a hands‑on, system‑minded ASIC / SoC Architect to define the architecture and microarchitecture of next‑generation MCU‑based ASICs. Reporting to the Director, ASIC, this is a high‑impact technical leadership role with end‑to‑end ownership, spanning early requirements definition and architectural exploration through implementation support, silicon bring‑up, and post‑silicon optimization.

In this role, you will shape foundational architectural decisions across performance, power, area (PPA), programmability, scalability, and time‑to‑market, directly influencing the success of silicon products. You will own critical architecture decisions, with a core focus on MCU‑based ASIC / SoC architecture, low‑power design, and memory and interconnect definition.

You will set the technical direction for system performance, power efficiency, area, debuggability, firmware integration, and execution risk. The ideal candidate combines deep embedded architecture expertise with strong silicon instincts and is equally effective at the whiteboard, in detailed specifications, and in the lab.

Key responsibility:

Architecture and System Definition

Translate product requirements into clear, executable architecture and microarchitecture specifications.

Define top‑level SoC architecture, including MCU cores, memory hierarchy (SRAM / Flash), DMA, interrupt structure, clock and reset architecture, bus interconnects (AMBA AHB/APB/AXI), and peripheral subsystems (QSPI, USB, I2C, I2S, timers, etc.).

Define system memory maps, register maps, address allocation, debug visibility, and observability hooks.

Develop architectural models or simulations, when required, to evaluate performance and de‑risk key decisions.

PPA, Clocking, and Low‑Power Strategy

Drive architectural trade studies to balance performance, power, area, execution risk, and schedule.

Define clocking strategies, including clock gating, reset topology, clock‑domain crossings, and power‑domain partitioning.

Develop low‑power architectures covering sleep states, state retention, wake‑up behavior, and system‑level energy management.

Ensure architectural alignment with process‑node constraints, third‑party IP limitations, and implementation tool flows.

Execution and Cross‑Functional Leadership

Evaluate, select, and integrate third‑party IP that meets system requirements and implementation goals.

Partner closely with firmware teams to define hardware/software partitioning, boot flows, driver assumptions, and bring‑up strategy.

Define architecture‑level test intent, key use cases, and debug requirements to support verification and post‑silicon validation.

Lead architecture reviews and provide technical leadership across design, verification, implementation, silicon bring‑up, and lab validation.

What Success Looks Like

A clean, scalable architecture that meets product goals and can be executed with high confidence.

Critical PPA, clocking, memory, and low‑power trade‑offs resolved early to reduce downstream risk.

A strong hardware/firmware contract that enables efficient bring‑up and reliable silicon validation.

What you must have

• MS or PhD in Electrical Engineering, Computer Engineering, or a related field (or equivalent deep industry experience).
• 10+ years of experience in MCU‑based ASIC or SoC architecture and design, with a proven record of taking silicon to production.
• Deep expertise in Arm Cortex‑M architectures, AMBA protocols (AHB, APB, AXI), memory subsystems, interrupts, DMA, and embedded peripheral integration.
• Strong microarchitecture experience, including datapath definition, pipeline and control design, clock gating, power gating, and low‑power techniques.
• Demonstrated ability to drive architectural trade‑offs from first principles while balancing ambition with execution reality.
• Hands‑on familiarity with Synopsys digital design flows.
• Excellent communication, documentation, and cross‑functional leadership skills.
• Experience with advanced process nodes (e.g., 22nm) is highly valued.

Preferred Qualifications

Experience with on‑chip power management (LDOs, DC/DC converters, or system‑level power architecture).

Experience supporting silicon bring‑up, lab debug, and post‑silicon optimization alongside validation teams.

Why Join SPARK Microsystems

Architect real silicon with meaningful end‑to‑end ownership and visible product impact.

Work closely across architecture, firmware, design, verification, and validation.

Solve challenging embedded and low‑power system problems in a focused team where your decisions materially shape the product.